【經濟日報╱趙祖佑（工研院IEK/ITIS計畫產業分析師 ） 】
消費者對於PC的應用需求，已經超越傳統的文書處理以及單純的上網資訊收集，隨 Push mail、Social networking、Blogging、Instant message、RSS等，在Web2.0時代一般的消費者也成為網路內容提供者，即時上網需求大量增加，並整合影音娛樂於一體；因此在PC發展趨勢中， 即便是為滿足行動需求的NB，也產生更進一步的變化，必須更隨身可攜、待機時間更長、滿足隨時上網、人機介面更為親和便利的新世代PC由此產生，而過去單 純由效能為主要考量的衡量標準，也產生某種程度的轉變，必須首先考量在有限電池使用時間限制下發揮最大效能，以滿足隨身攜帶的重要特質，上述這些趨勢都對 傳統PC晶片架構產生重大挑戰。
傳統PC核心晶片依循Von Neumann架構，包括：CPU、北橋晶片（North Bridge；負責CPU、RAM、PCI、AGP以及資料傳輸）、南橋晶片（South Bridge；負責和周邊溝通，包括IDE、鍵盤、滑鼠以及其他介面傳輸）、獨立繪圖處理器、其他周邊介面、有線無線通訊晶片以及電源管理IC等；過去在 半導體技術的限制，以及以效能為主要考量狀況下，上述的晶片都各自獨立；但在省能、可攜的新世代PC趨勢下，PC核心晶片伴隨半導體製程技術進展逐漸產生 整合趨勢。
PC晶片整合有三個最主要優點，包括：晶片尺寸可大幅縮小、降低耗電以延長使用時間、降低晶片製造成本等，這些優點在新世代PC扮演相當重要的角色。
PC處理器領導大廠Intel目前已進入45nm世代，並透過High-k Metal Gate技術，有效改善運算效能以及耗能，Intel估計在2009年將進入PC晶片整合時代，稱為Moorestown平台；其中將整合CPU、繪圖顯 示晶片、記憶體控制晶片以及影像處理晶片，稱為LINCROFT單晶片，另一個則是包括系統控制晶片、記憶體控制晶片以及介面控制I/O晶片進行整合，稱 為LANGWELL；這個PC雙晶片架構將使得系統尺寸大幅縮小、以及降低功耗。
Intel會有這樣的策略，主要是鎖定在未來下世代PC的應用情境中，隨時行動可攜、上網、即時通訊的需求將大幅增加，耗電與尺寸將是最重要的產品設計關 鍵，因此透過晶片整合，讓整體主機板尺寸可縮小到一張信用卡的大小，耗電降低到目前的1/10，並整合第三方無線通訊解決方案，讓下世代PC具備各種通訊 方式，而由此布局，也可看出Intel未來以x86架構進軍行動通訊市場的企圖心。
過去晶片進行整合，不外乎是從設計端進行系統單晶片（System on Chip；SoC），或是在封裝端利用系統級封裝（System in Package; SiP），這兩種方式主要是進行2D方式的整合；然而SoC將提高晶片設計複雜度，SiP雖然可以將裸晶進行單一整合封裝，但對封裝後面積縮小助益有限， 因此近來業界開始思考在有限的PCB面積當中將晶片進行3D堆疊。
晶片3D堆疊的優點包括：（1）Smaller form factor；（2）Increased electrical performance；（3）Heterogeneous integration；（4）Cost。而依SoC、SiP以及晶片3D堆疊的技術進行比較，無論從封裝後面積、效能、單位面積的密度、量產製造成本等 項目，3D晶片堆疊都具有優勢。
晶片整合將可有效落實新世代PC在可攜、省能、低成本的要求，目前已經成為PC晶片發展的重要技術趨勢，雖然目前在技術上仍有不少障礙有待克服，包括 SoC面臨的複雜電路布局問題、系統級封裝如何持續縮小裸晶距離、以及晶片3D堆疊在製程整合與設備的支援等，都有待研發單位持續投入，但PC晶片整合的 大趨勢將不會改變。
